[News]Beta LAYOUT – Mehrdimensionale Schaltungsträger additiv gefertigt

Prototypen für neue Leiterplatten entstehen mit EOS-Technologie Anfang 2016 war mehrfach vom Ende des Mooreschen Gesetzes zu lesen – die Leistung von Computer-Chips würde sich demnach nicht mehr länger alle zwei Jahre verdoppeln. Der Grund: Die Strukturen auf den Prozessoren sind bereits in Größenordnungen von wenigen Nanometern vorgedrungen. Eine weitere Verkleinerung ist technisch kaum noch

Der Beitrag erschien bei 3Druck.com unter der URL Beta LAYOUT – Mehrdimensionale Schaltungsträger additiv gefertigt